

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-7656

(P 2 0 0 1 - 7 6 5 6 A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int. Cl. <sup>7</sup>

識別記号

F I

テーマート' (参考)

H03F 1/32

H03F 1/32

51090

H04B 1/04

H04B 1/04

R 5K060

審査請求 未請求 請求項の数 8 OL (全 9 頁)

(21)出願番号 特願平11-172836

(22) 出願日 平成11年 6 月18日 (1999. 6. 18)

(71)出願人 000004330

日本無線株式会社

東京都三鷹市下連雀5丁目1番1号

(72)発明者 河野 健一

東京都三鷹市下連雀五丁目1番1号 日本無線株式会社内

(72) 發明者 曾根 正人

東京都三鷹市下連雀五丁目1番1号 日本無線株式会社内

(74) 代理人 100075258

弁理士 吉田 研二 (外2名)


[最終頁に続く](#)

(54) 【発明の名称】歪補償方法及び回路

(57) 【要約】

【課題】 ミキサを廃止し回路規模縮小や環境変化に対する強さの向上を図る。

【解決手段】 抽出歪信号の電力を電力検出回路 2 6 により検出しその結果に応じ歪抽出ループ L 1 の動作を第 1 制御回路 2 8 が制御する。歪補償出力信号中の歪の電力を電力検出回路 3 2 により検出しその結果に応じ歪除去ループ L 2 の動作を第 2 制御回路 3 4 が制御する。



## 【特許請求の範囲】

【請求項 1】 主増幅器への入力信号の一部と主増幅器からの出力信号の一部とを、それらのうち少なくとも一方に関し振幅及び／又は位相の調整を施した上で結合させ、その結果得られた抽出歪信号を用いて主増幅器からの出力信号に含まれる歪を除去乃至抑圧する歪補償方法において、

抽出歪信号の電力を検出し、検出した電力がより小さくなるよう上記調整を行うことにより、抽出歪信号における上記歪以外の成分の残存量を低減させることを特徴とする歪補償方法。

【請求項 2】 主増幅器への入力信号の一部及び主増幅器からの出力信号の一部に基づき生成された抽出歪信号と、主増幅器からの出力信号とを、それらのうち少なくとも一方に関し振幅及び／又は位相の調整を施した上で結合させ、その結果得られた歪補償出力信号を出力させる歪補償方法において、

主増幅器にて発生し除去されずに歪補償出力信号中に残存している歪を濾波により歪補償出力信号から取り出し、取り出した歪の電力を検出し、検出した電力がより小さくなるよう上記調整を行うことにより、当該歪が除去乃至抑圧された歪補償出力信号を出力させることを特徴とする歪補償方法。

【請求項 3】 主増幅器への入力信号の一部と主増幅器からの出力信号の一部とを、それらのうち少なくとも一方に関し振幅及び／又は位相の調整を施した上で結合させ、その結果得られた抽出歪信号と主増幅器からの出力信号とを、それらのうち少なくとも一方に関し振幅及び／又は位相の調整を施した上で結合させ、その結果得られた歪補償出力信号を出力させる歪補償方法において、抽出歪信号の電力と、主増幅器にて発生し除去されずに歪補償出力信号中に残存している歪の電力とを、検出し、検出した電力がより小さくなるよう上記各調整を行うことにより、主増幅器にて発生した歪以外の成分が抑圧された抽出歪信号を発生させまた当該歪が除去乃至抑圧された歪補償出力信号を出力させることを特徴とする歪補償方法。

【請求項 4】 主増幅器への入力信号の一部を主増幅器からの出力信号の一部と結合させることにより抽出歪信号を生成する歪抽出ループと、抽出歪信号を主増幅器からの出力信号と結合させることにより歪補償出力信号を生成する歪除去ループと、抽出歪信号が専ら主増幅器にて発生した歪を表す信号となるようかつ歪補償出力信号におけるこの歪の残存量がより少なくなるよう歪抽出ループ及び歪除去ループにおける結合処理に際しその対象となる信号の振幅及び／又は位相を調整させる制御回路と、を備える歪補償回路において、

上記制御回路が、抽出歪信号の電力を検出する第 1 電力検出回路と、第 1 電力検出回路により検出される電力がより小さくなるよう歪抽出ループにおける上記調整を制

御する第 1 制御回路と、を有することを特徴とする歪補償回路。

【請求項 5】 主増幅器への入力信号の一部を主増幅器からの出力信号の一部と結合させることにより抽出歪信号を生成する歪抽出ループと、抽出歪信号を主増幅器からの出力信号と結合させることにより歪補償出力信号を生成する歪除去ループと、抽出歪信号が専ら主増幅器にて発生した歪を表す信号となるようかつ歪補償出力信号におけるこの歪の残存量がより少なくなるよう歪抽出ループ及び歪除去ループにおける結合処理に際しその対象となる信号の振幅及び／又は位相を調整させる制御回路と、を備える歪補償回路において、

上記制御回路が、歪補償出力信号から主増幅器にて発生した歪の残存分を取り出すフィルタと、フィルタにより取り出された歪の電力を検出する第 2 電力検出回路と、第 2 電力検出回路により検出される電力がより小さくなるよう歪除去ループにおける上記調整を制御する第 2 制御回路と、を有することを特徴とする歪補償回路。

【請求項 6】 請求項 4 記載の歪補償回路において、上記制御回路が、更に、歪補償出力信号から主増幅器にて発生した歪の残存分を取り出すフィルタと、フィルタにより取り出された歪の電力を検出する第 2 電力検出回路と、第 2 電力検出回路により検出される電力がより小さくなるよう歪除去ループにおける上記調整を制御する第 2 制御回路と、を有することを特徴とする歪補償回路。

【請求項 7】 請求項 4 乃至 6 のいずれか記載の歪補償回路において、

第 1 又は第 2 制御回路が、第 1 又は第 2 電力検出回路により検出された電力をデジタルデータに変換して取り込み、取り込んだデータに基づくデジタル信号処理により上記調整に係る制御信号を発生させ、発生させた制御信号をアナログ信号に変換して歪抽出ループ又は歪除去ループに供給する回路であることを特徴とする歪補償回路。

【請求項 8】 請求項 4 乃至 7 のいずれか記載の歪補償回路において、

歪抽出及び／又は歪除去ループにおける上記調整が、直交変調により行われることを特徴とする歪補償回路。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、主増幅器にて発生する歪を除去乃至抑圧するための歪補償方法及び回路に関する。

【0002】

【従来の技術】 日本における地上波デジタルテレビジョン放送では、キャリアの多重化方式として直交周波数分割多重（OFDM）方式を採用する予定である。この方式に従い多重化された放送波は、比較的広い周波数帯域内に多数のキャリアが密に配置された構成となる。そ

10

20

30

40

50

のため、放送局や中継局では、広い周波数帯域に亘り良好な線形性を有する電力増幅器が必要である。また、一部の携帯電話では、ユーザに固有の符号でスペクトルを拡散する多元接続方式である符号分割多元接続 (CDMA) 方式が採用されつつある。この方式を用いた携帯電話でも、その基地局や中継局 (ブースタ) 等において、同様に、広い周波数帯域に亘り良好な線形性を有する電力増幅器が必要とされる。

【0003】増幅器の線形性を高める回路上の工夫としては、フィードフォワード方式、プリディストーション方式等が知られている。これらのうちフィードフォワード方式は、歪抽出ループ及び歪除去ループという2種類のフィードフォワードループを有する歪補償回路により、主増幅器にて発生した歪を除去乃至抑圧する方式である。これらのループのうち、歪抽出ループは、主増幅器への入力信号の一部を主増幅器の出力側にフィードフォワードして主増幅器からの出力信号の一部と結合させ、それによって、主増幅器にて発生した歪を表す抽出歪信号を生成するループである。また、歪除去ループは、抽出歪信号を更にフィードフォワードし主増幅器からの出力信号と結合させ、それによって、主増幅器にて発生した歪が除去乃至抑圧された出力信号即ち歪補償出力信号を生成するループである。

【0004】増幅対象たるキャリアが抽出歪信号に漏れ出すことを防ぎ抽出歪信号を正確に歪のみを表す信号にするには、歪抽出ループにて結合の対象となる2種類の信号中のキャリア成分が互いに同タイミング、同振幅及び逆位相でなければならない。また、歪補償出力信号を歪を含まない信号にするには、歪除去ループにて結合の対象となる2種類の信号中の歪成分が互いに同タイミング、同振幅及び逆位相であることが求められる。タイミング合わせは各種遅延回路を用いることにより実現できる。振幅及び位相については、一般に、抽出歪信号や歪補償出力信号の監視結果に基づきその調整・制御を行うことが必要である。

【0005】振幅及び位相の調整・制御方法としては、特開平4-70203号公報に記載されているように、パイロット信号を用いる方法が知られている。

【0006】まず、歪抽出ループにおける振幅及び位相調整量を最適化するため、主増幅器への入力信号の第1パイロット信号を挿入する。歪抽出ループにて結合の対象となる2種類の信号には、いずれも、増幅対象たるキャリア成分に加え第1パイロット信号が現れる。更に、主増幅器からの出力信号には、主増幅器の非線形性が原因で発生した歪例えば相互変調歪も現れる。抽出歪信号中に第1パイロット信号が現れなくなるように振幅及び位相が調整されている状態では、結合対象たる2種類の信号中のキャリア成分も打ち消しあうため、抽出歪信号は歪のみを含む信号となる (歪抽出ループの最適化)。

【0007】また、歪除去ループにおける振幅及び位相

調整量を最適化するため、主増幅器からの出力信号に第2パイロット信号を挿入する。歪除去ループにて結合の対象となる2種類の信号には、いずれも、主増幅器にて発生した歪が現れる。主増幅器からの出力信号には、当然、増幅されたキャリア成分も含まれている。歪補償出力信号中に第2パイロット信号が現れなくなるように振幅及び位相が調整されている状態では、結合対象たる2種類の信号中の歪成分も打ち消しあうため、歪補償出力信号はキャリア成分のみを含む信号となる (歪除去ループの最適化)。

【0008】

【発明が解決しようとする課題】しかしながら、上述のようにパイロット信号を用いる方法には、パイロット信号を発生させる信号源が必要である、パイロット信号の周波数においてしか歪抽出及び歪除去ループを最適化できない、第1パイロット信号が歪補償出力信号中に残存し不要輻射となる等、いくつかの問題点がある。本願出願人は、これらの問題点に着目し、これまでにいくつかの改良を提案している。

【0009】図5に示す回路は、本願出願人が特願平10-300667号にて提案した歪補償回路を備える電力増幅器であり、同期検波器及びALC (自動利得制御) 回路を用いることで、第1パイロット信号の廃止等を達成した回路である。

【0010】まず、入力端INから入力される信号は、主増幅器A1により電力増幅され、出力端OUTから後段の回路例えば送信アンテナやその前段の出力フィルタに供給される。主増幅器A1にて発生する歪のうちキャリアとの周波数差が大きいもの例えば高調波は、この出力フィルタにより除去できるが、周波数差が小さいもの例えば相互変調歪は、そのような手法では簡単には除去できない。そのため、この図に示す回路ではフィードフォワード方式を採用している。図中L1が前述の歪抽出ループ、L2が歪除去ループである。

【0011】歪抽出ループL1は、入力端INから主増幅器A1に供給される信号の一部をハイブリッドHYB1により分岐し、同軸遅延線等の遅延回路D1を介しハイブリッドHYB2に供給する構成を有している。ハイブリッドHYB2は、主増幅器A1からの出力信号をハイブリッドHYB3に供給する一方で、その一部を分岐して遅延回路D1経由の信号と結合させることにより抽出歪信号を発生させる。歪除去ループL2は、同軸遅延線等の遅延回路D2経由の信号に、補助増幅器A2により増幅された抽出歪信号を結合させるハイブリッドHYB3を有している。ハイブリッドHYB3は、その結果得られた歪補償出力信号を出力する。また、遅延回路D1及びD2は前述のタイミング合わせの手段である。図中主増幅器A1に前置されている可変減衰器ATT1及び可変移相器PS1並びに補助増幅器A2に前置されている可変減衰器ATT2及び可変移相器PS2は、振幅

及び位相調整の手段である。なお、これら振幅及び位相調整の手段は、遅延回路 D 1 又は D 2 の側に設けることもできるし、可変減衰器 A T T 1 及び A T T 2 は可変利得増幅器に置換することもできる。図中の Z 0 はハイブリッド H Y B 1 及び H Y B 3 の端子を終端するダミーロードである。

【 0 0 1 2 】制御回路 1 0 は、可変減衰器 A T T 1 及び A T T 2 における信号減衰量並びに可変移相器 P S 1 及び P S 2 における移相量を制御する。可変減衰器 A T T 1 及び可変移相器 P S 1 の制御のため、制御回路 1 0 は、カプラ D C 1 により分岐した歪補償出力信号を基準信号として、カプラ D C 2 により誤差信号として検出される抽出歪信号を同期検波する同期検波器 1 2 を有している。遅延回路 D 3 及び D 4 は基準信号と誤差信号のタイミング合わせの手段であり、A L C 回路 1 4 は基準信号のレベルを安定化させる手段である。制御回路 1 0 は、更に、可変減衰器 A T T 2 及び可変移相器 P S 2 の制御のため、カプラ D C 3 により主増幅器 A 1 からの出力信号中に挿入した第 2 パイロット信号を基準として、カプラ D C 4 により誤差信号として検出される歪補償出力信号中の残存歪を同期検波する同期検波器 1 6 を有している。発振器 O S C は第 2 パイロット信号を発振し、同相分配器 1 8 はカプラ D C 3 及び同期検波器 1 6 に第 2 パイロット信号を同相分配し、バンドパスフィルタ B P F 1 はカプラ D C 4 の出力からキャリア成分を除去し歪成分を取り出す。同期検波器 1 2 の出力は可変減衰器 A T T 1 及び可変移相器 P S 1 に、同期検波器 1 6 の出力は可変減衰器 A T T 2 及び可変移相器 P S 2 に、それぞれ供給される。

【 0 0 1 3 】同期検波器 1 2 及び 1 6 は、いずれも、図 6 に示す回路にて実現できる。この図の回路では、基準信号が同相分配器 2 0 によりミキサ M I X 1 及び M I X 2 に同相分配され、誤差信号がハイブリッド H Y B 4 によりミキサ M I X 1 及び M I X 2 に直交分配される。ミキサ M I X 1 及び M I X 2 は双平衡変調器であり、同相成分同士を混合するミキサ M I X 1 の出力は演算増幅器 I C 1 を介し信号減衰量の制御信号として出力され、相直交する成分を混合するミキサ M I X 2 の出力は演算増幅器 I C 2 を介し移相量の制御信号として出力される。図中 C 及び R はそれぞれ帰還用のコンデンサ及び抵抗である。

【 0 0 1 4 】以上の構成を有する回路により、第 1 パイロット信号を廃止できるため、その不要輻射をなくしたその信号源を廃止できる。しかし、この回路構成には、同期検波器 1 2 及び 1 6 への基準信号入力レベルが安定していないと、ミキサ M I X 1 及び M I X 2 におけるオフセット電圧が変動してしまう、という問題がある。同期検波器 1 6 については発振器 O S C の出力が基準信号として入力されているため一応はそのレベルが安定しているが、カプラ D C 1 により分岐される信号は必

ずしもそのレベルが安定していないため A L C 回路 1 4 を用いねばならず、その分は回路構成が大きくなってしまっていた。また、オフセット電圧の変動を補償する電圧を発生させるため、図 6 に示すようにオフセット調整回路 2 2 及び 2 4 も必要であり、これも回路規模の増大原因となっていた。加えて、これら A L C 回路 1 4 並びにオフセット調整回路 2 2 及び 2 4 を設けたとしても、温度変化をはじめとして様々な環境変化によるオフセット電圧変動には対処できない。

【 0 0 1 5 】本発明は、このような問題点を解決することを課題としてなされたものであり、パイロット信号を用いないでループ最適化を実行できる回路構成を採りつつ、ミキサを廃止し A L C 回路及びオフセット調整回路の必要をなくすことを、その目的とする。

【 0 0 1 6 】

【課題を解決するための手段】このような目的を達成するために、本発明においては、電力検出値が最小になるように振幅・位相調整動作を制御することとした。

【 0 0 1 7 】まず、フィードフォワード方式に係る歪補償方法、特にその歪抽出ループにおける処理は、主増幅器への入力信号の一部と主増幅器からの出力信号の一部とを結合させ抽出歪信号を発生させること、その際結合の対象となる信号のうち少なくとも一方に関し振幅及び／又は位相の調整を施すこと、そして主増幅器からの出力信号に含まれる歪を除去乃至抑圧するために抽出歪信号を提供すること、の三点に要約できる。抽出歪信号は、主増幅器への入力信号の一部と主増幅器からの出力信号の一部とを結合させることにより発生させた信号であるから、主増幅器への入力信号（例えば変調されたキャリア群）のうち結合により打ち消されずに残った漏れ成分と、主増幅器にて発生した歪成分とを、含んでいる。歪除去ループにて歪を好適に除去乃至抑圧するには、漏れ成分を低減乃至除去しなければならない。

【 0 0 1 8 】本発明における着想の一つは、抽出歪信号の電力が小さくなるよう歪抽出ループの動作を制御することにより、抽出歪信号の成分のうち漏れ成分を抑えよう、というものである。この着想を実現するため、本発明に係る歪補償方法、特に歪抽出ループの最適化に本発明を適用した例においては、まず、抽出歪信号の電力を検出する。次に、検出した電力がより小さくなるよう、上記調整を行う。これによって、抽出歪信号における上記歪以外の成分の残存量を低減できる。電力検出等に際し同期検波を実行する必要がなくミキサを用いる必要がないため、A L C 回路及びオフセット調整回路を廃止でき、回路規模の縮小、消費電力の低減、環境変化に対する強さ等を実現できる。

【 0 0 1 9 】また、フィードフォワード方式に係る歪補償方法、特にその歪除去ループにおける処理は、主増幅器への入力信号の一部及び主増幅器からの出力信号の一部に基づき生成された抽出歪信号と主増幅器からの出力

10

20

30

40

50

信号とを結合させることにより歪補償出力信号を発生させること、その際抽出歪信号及び出力信号のうち少なくとも一方に関し振幅及び／又は位相の調整を施すこと、その結果得られた歪補償出力信号を出力させること、の三点に要約できる。歪補償出力信号は、抽出歪信号と主増幅器からの出力信号とを結合させることにより発生させる信号であり、抽出歪信号は歪成分（及び歪抽出ループで発生・残存した漏れ成分）を、主増幅器からの出力信号は増幅された信号成分（例えば上述のキャリア群）及びその非線形性等が原因で発生した歪成分を含んでいる。従って、歪を含まない歪補償出力信号を歪除去ループにて発生させるには、主増幅器からの出力信号に含まれている歪成分を抽出歪信号特にその歪成分により打ち消す必要がある。

【0020】本発明における着想の一つは、歪補償出力信号に残存した歪成分の電力が小さくなるよう歪抽出ループの動作を制御すると同時に、歪補償出力信号の主たる成分即ち増幅された信号成分の電力の低下を防ぐ、というものである。この着想を実現するため、本発明に係る歪補償方法、特に歪除去ループの最適化に本発明を適用した例においては、まず、主増幅器にて発生し除去されずに歪補償出力信号中に残存している歪を、濾波により歪補償出力信号から取り出す。次に、取り出した歪の電力を検出し、検出した電力がより小さくなるよう上記調整を行う。これによって、歪が除去乃至抑圧された歪補償出力信号を出力させることができる。第2パイロット信号を使用する必要がないため回路規模の縮小、消費電力の低減等を実現できる。また、電力検出等に際し同期検波を実行する必要がなくミキサを用いる必要がないため、オフセット調整回路を廃止でき、回路規模の縮小、消費電力の低減、環境変化に対する強さ等を実現できる。

【0021】加えて、増幅されたキャリア等の信号成分に比べレベルが低い歪をフィルタによって取り出すようにしているため、歪の電力の検出が容易である。増幅されたキャリアの出力低下も生じない。また、前述のように、キャリア成分と近い周波数を有する相互変調歪等の歪を濾波により除去することは、困難である。しかし、本発明におけるフィルタの用途は、歪の除去ではなくキャリア成分の除去であり、それによって歪の電力の検出を容易にすることであるから、除去すべきキャリア成分が多少残存しても構わない。そのため、相互変調歪等を除去するためのフィルタに比べると実現が容易である。

【0022】以上述べたように、本発明は、歪抽出ループだけに適用することも、歪除去ループだけに適用することも、可能である。本発明は、更に、歪抽出ループ及び歪除去ループ双方に適用することもできる。本発明を歪抽出ループ及び歪除去ループ双方に適用した例においては、まず、抽出歪信号の電力と、主増幅器にて発生し除去されずに歪補償出力信号中に残存している歪の電力

とを、検出する。次に、検出した電力がより小さくなるよう上記各調整を行う。それによって、主増幅器にて発生した歪以外の成分が抑圧された抽出歪信号を発生させ、また、当該歪が除去乃至抑圧された歪補償出力信号を出力させる。なお、この例が、歪抽出ループの制御と歪除去ループの制御とが互いに独立して実行されるような形態でも、また両制御間に何らかの連携があるような形態でも、実施できることに、留意されたい。

【0023】本発明は、更に、歪補償回路としても表現することができる。本発明は、主増幅器への入力信号の一部を主増幅器からの出力信号の一部と結合させることにより抽出歪信号を生成する歪抽出ループと、抽出歪信号を主増幅器からの出力信号と結合させることにより歪補償出力信号を生成する歪除去ループと、抽出歪信号が専ら主増幅器にて発生した歪を表す信号となるようかつ歪補償出力信号におけるこの歪の残存量がより小さくなるよう歪抽出ループ及び歪除去ループにおける結合処理に際しその対象となる信号の振幅及び／又は位相を調整させる制御回路と、を備える歪補償回路において、上記制御回路が、抽出歪信号の電力を検出する第1電力検出回路と、第1電力検出回路により検出される電力がより小さくなるよう歪抽出ループにおける上記調整を制御する第1制御回路と、を有することを特徴とする。本発明は、また、上記制御回路が、歪補償出力信号から主増幅器にて発生した歪の残存分を取り出すフィルタと、フィルタにより取り出された歪の電力を検出する第2電力検出回路と、第2電力検出回路により検出される電力がより小さくなるよう歪除去ループにおける上記調整を制御する第2制御回路と、を有することを特徴とする。

【0024】本発明における第1又は第2制御回路は、演算増幅器等を用いた回路によっても、また、CPU(Central Processing Unit)、DSP(Digital Signal Processor)等のデバイスによっても、実現できる。後者の場合、第1又は第2電力検出回路により検出された電力をデジタルデータに変換して取り込み、取り込んだデータに基づくデジタル信号処理により上記調整に係る制御信号を発生させ、発生させた制御信号をアナログ信号に変換して歪抽出ループ又は歪除去ループに供給する。特に、デジタル信号処理の段階で、より高機能な制御を実現できる。

【0025】なお、歪抽出及び／又は歪除去ループにおける振幅及び／又は位相の調整を、直交変調により行うこともできる。また、本発明を、フィードフォワード非線形歪補償増幅回路等として表現することもできる。

【0026】

【発明の実施の形態】以下、本発明の好適な実施形態に関し図面に基づき説明する。なお、図5及び図6に示した先提案に係る構成と同一の又は対応する構成については、重複する説明を省略する。

【0027】図1(a)に、本発明の一実施形態に係る

歪補償回路の構成を示す。この実施形態においては、制御回路10A内に電力検出回路26及び第1制御回路28が設けられている。電力検出回路26は、カプラDC5により分岐検出された信号の電力を検出し、第1制御回路28は、その結果に応じて可変減衰器ATT1における信号減衰量及び可変移相器PS1における移相量を制御する。カプラDC5は、この図ではハイブリッドHYB2の端子近傍に描かれているが、抽出歪信号を検出することができる限り、他の場所に設けてもよい。即ち、ハイブリッドHYB2内にある信号結合点から補助増幅器A2を経てハイブリッドHYB3内にある信号結合点に到る経路上であれば、ハイブリッドHYB2及びHYB3の内部を含め、いずれの箇所にも設けてもよい。制御対象たる可変減衰器ATT1及び可変移相器PS1は、図1(b)に示す直交変調器MODにて置き換えてもよいし、遅延回路D1側に設けてもよい。

【0028】制御回路10A内には、更に、フィルタ30、電力検出回路32及び第2制御回路34が設けられている。フィルタ30は、カプラDC4により分岐検出された歪補償出力信号からキャリア成分を除去し歪を取り出す。但し、電力検出動作以降に支障が生じない限りにおいて、フィルタ30の出力にキャリア成分が多少残存してもよい。電力検出回路32は、フィルタ30により取り出された歪の電力を検出し、第2制御回路34は、その結果に応じて可変減衰器ATT2における信号減衰量及び可変移相器PS2における移相量を制御する。カプラDC4は、この図ではハイブリッドHYB3の端子近傍に描かれているが、ハイブリッドHYB3の内部に組み込んでよい。制御対象たる可変減衰器ATT2及び可変移相器PS2は、図1(b)に示す直交変調器MODにて置き換えてもよいし、遅延回路D2側に設けてもよい。

【0029】第1及び第2制御回路28及び34は、対応する電力検出回路26又は32により検出された電力がより小さくなる方向へと、対応する可変減衰器ATT1又はATT2及び可変移相器PS1又はPS2を制御する。

【0030】まず、電力検出回路26により検出される電力即ち抽出歪信号の電力は、主増幅器A1にて発生した歪の量と、ハイブリッドHYB2から補助増幅器A2側に漏れ出すキャリア成分の量とに依存している。また、当該キャリア成分の漏れの量は、ハイブリッドHYB2にて結合の対象となる2種類の信号中のキャリア成分が正確に同振幅・逆位相となっているときに小さくなる。従って、抽出歪信号の電力がより小さくなるよう可変減衰器ATT1及び可変移相器PS1を制御することにより、ハイブリッドHYB2から抽出歪信号へのキャリア成分の漏れの量が少なくなり、抽出歪信号は純度の高い即ち概ね歪のみを含んだ信号となる。

【0031】次に、電力検出回路32により検出される

電力即ち歪補償出力信号中に残存している歪の電力は、主増幅器A1にて発生した歪の量と、補助増幅器A2からハイブリッドHYB3に入力される抽出歪信号中の歪の量とに依存しており、ハイブリッドHYB3にて結合の対象となる2種類の信号中の歪成分が正確に同振幅・逆位相となっているときに小さくなる。従って、歪補償出力信号中の残存歪の電力がより小さくなるよう可変減衰器ATT2及び可変移相器PS2を制御することにより、主増幅器A1の出力に含まれていた歪が除去乃至抑圧され歪補償出力信号中の歪の量が少なくなる。

【0032】図2及び図3に、電力検出回路26又は32と第1又は第2制御回路28又は34の回路構成例を示す。まず、図2に示した例では、増幅器IC3及び検波器DETを有する回路を、電力検出回路26又は32として用いている。増幅器IC3は、対応するカプラDC5又はDC4から直接又はフィルタ30を介して入力した信号を、増幅する。検波器DETは増幅された信号を検波し、その電力値を示す直流信号を出力する。この検波器DETの後段に更に増幅器を設けてもよい。また、この図に示した構成の電力検出回路は、集積回路化された形で市販されている。更に、図3に示した例は、検波器DETを、互いに並列接続されている2個の検波器DET1及びDET2に置き換えた構成である。その他、電力検出回路26又は32については様々な変形が可能である。

【0033】次に、第1又は第2制御回路28又は34は、対応する可変減衰器ATT1又はATT2に供給すべき制御信号を生成する回路36と、対応する可変移相器PS1又はPS2に供給すべき制御信号を生成する回路38とを有している。回路36及び38はいずれも演算増幅器、抵抗、コンデンサ及びダイオードから構成されており、検波器DETの出力電圧又は対応する検波器DET1若しくはDET2の出力電圧を初段の演算増幅器で積分することにより電力検出値における変動分を均し、更に次段の演算増幅器にて増幅し、電流方向規制用のダイオードを介して出力する。図中のVR1及びVR2は、積分用の演算増幅器への入力電圧を変化させる可変抵抗であり、目的とする出力が得られるよう予め調整しておく。

【0034】このように、本実施形態では、第1及び第2パイロット信号をどちらも使用する必要がない。そのため、本実施形態に係る回路には、信号源回路を省略できその構成が簡素である、低コストで実現できる、パイロット信号が不要輻射とならない、歪除去可能な周波数帯域が広い等の利点がある。第1及び第2パイロット信号の廃止に関しては本願出願人は特願平11-59747号等により既に提案しているが、当該提案済の構成に比べ本実施形態の構成は簡素である。

【0035】また、特願平10-300667号により開示した技術即ち図5及び図6に示した構成との比較で

言えば、第2パイロット信号の廃止以外にも、ミキサM I X 1及びM I X 2のようにオフセット電圧が問題となる回路部品を使用する必要がない、という利点がある。即ち、本実施形態は、A L C回路、オフセット調整回路等を廃止でき回路規模縮小、低コスト化及び消費電力低減を実現できること、環境変化に対しより強いこと等の面で優れている。

【0036】更に、フィルタ30を設けているため、電力検出回路32への入力における歪対キャリア比が大きくなり、電力検出回路32における歪の電力値の検出が比較的容易である。

【0037】図4に、本発明の他の実施形態に係る回路の構成を示す。この実施形態においては、図1に示した制御回路10Aにおける第1及び第2制御回路28及び34をデジタル制御回路40を以て置き換えた構成を有する制御回路10Bが設けられている。デジタル制御回路40は、CPU、DSP等の部材により構成できる。電力検出回路26及び32からデジタル制御回路40への電力検出値の入力に際し、A/D変換器42及び44は電力検出値をアナログ信号からデジタルデータに変換する。デジタル制御回路40から可変減衰器A T T 1及びA T T 2並びに可変移相器P S 1及びP S 2への制御信号の出力に際し、D/A変換器46、48、50及び52はこの制御信号をデジタルデータからアナログ信号に変換する。

【0038】この実施形態のメリットの一つは、電源投入時の引込時間即ち各ループL1及びL2を最適化するのに要する時間を、短縮できることである。まず、図1に示した実施形態では、電源投入直後に各ループL1及びL2が最適な状態から大きくずれていることがあり得る。これに対し、図4に示した実施形態では、電源切断直前における制御状態（信号減衰量や移相量）を示す情報を、デジタル制御回路40内の書換可能な不揮発性メモリ（電池バックアップされたRAM等）に記憶させ

ておくことができるため、記憶しておいた情報を利用することにより電源投入直後における各ループL1及びL2の制御状態を最適な状態又はこれに近い状態とすることができる。従って、図4に示した実施形態では、電源投入時の引込時間が図1に示した実施形態に比べ一般に短くなる。

【0039】更に、図4に示した実施形態では、増幅出力異常に関する警報発生、増幅出力電力を安定化させるための制御等を含め、各種の機能をデジタル制御回路40にて実現することができる。更に、図1に示した実施形態では歪抽出ループL1に関する制御と歪除去ループL2に関する制御とが互いに独立した回路により行われていたが、図4に示した実施形態では両制御をデジタル制御回路40のソフトウェア設計により容易に連携させる。このように、図4に示した実施形態は、図1に示した実施形態に比べ、高機能化が容易である。

#### 【図面の簡単な説明】

【図1】 本発明の一実施形態に係る回路の構成を示す図であり、特に（a）は全体構成を、（b）はその一部の変形例をそれぞれ示す図である。

【図2】 電力検出回路及び第1又は第2制御回路の構成を示す図である。

【図3】 電力検出回路及び第1又は第2制御回路の構成を示す図である。

【図4】 本発明の他の実施形態に係る回路の構成を示す図である。


【図5】 先提案に係る回路の構成を示す図である。

【図6】 同期検波器の内部構成を示す図である。


#### 【符号の説明】

10A、10B 制御回路、26、32 電力検出回路、28 第1制御回路、30 フィルタ、34 第2制御回路、40 デジタル制御回路、A1 主増幅器、A2 補助増幅器、L1 歪抽出ループ、L2 歪除去ループ。


【図2】




【図1】



【図3】




【図4】






【図 5】



【図 6】



フロントページの続き

(72)発明者 伊藤 良次  
東京都三鷹市下連雀五丁目1番1号 日本  
無線株式会社内

Fターム(参考) 5J090 AA04 AA41 CA21 CA85 FA08  
FA17 GN02 GN05 GN07 HA19  
HA25 HA29 HN07 HN08 HN09  
HN16 KA01 KA16 KA17 KA23  
KA34 KA44 KA51 KA53 KA55  
MN04 NN03 NN16 NN17 SA14  
TA01  
5K060 BB07 CC04 CC13 DD03 DD04  
FF06 HH06 KK03 KK08 LL00